Jumper

Beschreibung der Jumper

(gültig ab Platinenversion V2)

JP1 - Externe Batterie

Anstelle der CR2032 kann hier eine externe Batterie angeschlossen werden. Die Spannung darf nicht höher sein als die Betriebsspannung des Rechners, also maximal 5V. Die Untergrenze wird durch den auf Sockel Nr.5 gesteckten RAM bestimmt (Spannungsabfall über D1 beachten!). Siehe auch Abschnitt "Batteriebackup" in Hardwareaufbau.

JP2/JP3/JP4 - RAM/ROM Select

Ist auf den Typ des im zugehörigen Sockel bestückten Speichers (RAM oder ROM) einzustellen. Fehlstellung führt bei RAM zu Nichtbeschreibbarkeit und kann bei ROM den Verlust oder die Beschädigung des Inhaltes zur Folge haben. Siehe auch Abschnitt Speicherbestückung in der Dokumentation.

JP5 - ROM Typ Sockel 1

Ist abhängig von der Größe des in Sockel 1 bestückten ROMs einzustellen.

Position "16" -> 2Kx8 (z.B. 2716 / 28C16)

Position "32/64" -> 4Kx8 (z.B. 2732) oder 8Kx8 (z.B. 2764 / 28C64)

Verbindet Pin 23 des Sockels 1 in Stellung "16" mit Vcc und in Stellung "32/64" mit A11. Fehlstellung führt bei 4Kx8 oder 8Kx8 ROMs zu Adressierungsfehlern und kann bei 2Kx8 ROMs den Verlust oder die Beschädigung des Inhaltes zur Folge haben. Siehe auch Abschnitt Speicherbestückung in der Dokumentation.

JP6 (siehe weiter unten)

JP7 - Chipselect RAM 1-4

Mit diesem Jumper kann bestimmt werden, ob die internen RAM-Bänke 1-4 (U214 / 2114) vom Adressdecoder ausgewählt werden oder nicht. Bei gesetzter Jumperbrücke sind die Bänke mit dem Adressdecoder verbunden und werden auf Basisadresse 2000H angesprochen. Bei offenem Jumper sind die Bänke deaktiviert und die Basisadresse 2000H kann anderweitig verwendet werden, um sie bspw. einem auf Sockel 3,4 oder 5 gesteckten 6264 RAM zuzuweisen. Die Bänke 1-4 müssen dann gar nicht bestückt werden.

JP8 - SIO IEI/IEO Bypass

Dieser Jumper muß gesetzt werden, wenn die SIO nicht bestückt ist. Er überbrückt die ansonsten offene Hardware-Interrupt-Kette und schaltet den IEO-Ausgang der USER-PIO direkt an den IEI-Eingang der SYSTEM- PIO.

JP9 - Systemtakt

Stellt das Teilerverhältnis zwischen Quarz und Systemclock ein und ist gleichzeitig Connector für die optionale externe Takterzeugung.

JP10 - Tastatur

Anschluß für die Tastatur. Die Belegung der Pins wird ausführlich im Abschnitt "Tastatur" der Dokumentation erklärt.

JP11 - Speaker

Anschluß für den alternativen Lautsprecher.

JP12 - ZC/TO Kanal SIO Port B

Schaltet den gewünschten CTC-Kanal an den Takteingang RxTxC des Ports B der SIO.

JP13 - TRGx

(ab Platinenversion V2 vorhanden)

Stellt Abgriffe der CTC Ein-/Ausgänge CLK/TRGx zur Verfügung. Unter Verwendung kurzer Jumperkabel zum benachbarten JP12 können damit bspw. die Timerkanäle kaskadiert werden.

JP14 - Mute

(ab Platinenversion V3 vorhanden)

Dient dem schnellen Abtrennen des Lautsprechers, wenn kein Tonsignal gewünscht ist. Im Normalzustand gesteckt.

JP6 - Basisadressen Sockel 1 bis 5

(Layout gültig ab Platinenversion V2)

Verbindet die Chipselectleitungen der Sockel 1-5 mit den Ausgängen des Adressdecoders.

Hinweis: Die Decoderausgänge "9" und "A" sind nicht auf JP6 herausgeführt, können bei Bedarf jedoch direkt am IC AD3 abgegriffen werden (Stiftleiste bestücken).

Die Adressdecodierung des LC80ex arbeitet in Schritten von 4KB. Um bei 8Kx8 Speichern die volle Größe nutzen zu können, müssen diesen daher zwei Basisadressen zugewiesen werden. Weil die Adressdecoder jedoch keine Opendrain- sondern Pushpull-Ausgänge haben, muß dies mit Hilfe von Entkopplungsdioden erfolgen! Siehe Schema, Kathode zum Adressdecoder, Anode zum Sockel. Keinesfalls dürfen Decoderausgänge mit einfachen Jumperbrücken parallel geschaltet werden, da andernfalls die Decoder- ICs zerstört werden! Die Dioden sollten Schottky-Versionen mit möglichst geringer Flußspannung sein (z.B. BAT86 / BAT48), damit der TTL-Pegel nicht in den verbotenen Bereich geht. 1N4148 sind NICHT geeignet. Unter Tipps und Tricks ist der Bau platzsparender Steckbrücken mit SMD-Dioden beschrieben.

Bei der Zuweisung der Basiadressen zu 8Kx8 Speichern muß eine weitere Besonderheit beachtet werden. Da die Adressleitung A12 bestimmt, ob die oberen oder unteren 4K angesprochen werden, treten zwei Effekte auf. Erstens können nicht zwei gerade oder zwei ungerade Adressen kombiniert werden, sonst wird immer nur eine Hälfte aktiv. Es muß immer eine ungerade mit einer geraden Adresse gepaart werden. Und zweitens muß die Reihenfolge beim Brennen von ROMs beachtet werden. Gerade Basisadressen (z.B. 0000H, 4000H, A000H) sprechen immer die unteren 4K an und ungerade (z.B. 1000H, 5000H, B000H) die oberen 4K.

Beispiel 1:

Einem 2716 ROM auf Sockel 1 soll die Basisadresse 0000H zugewiesen werden. Dazu einfache Jumperbrücke zwischen "S1" und "0" stecken. (linkes Bild)

Beispiel 2:

Einem 6264 RAM auf Sockel 3 sollen die Basisadressen 3000H und 4000H zugewiesen werden. Dazu diodenentkoppelte Jumperbrücken mit den Anoden an "S3" und den Kathoden an "3" bzw. "4" setzen. (rechtes Bild)